Mais uma que vi no Slashdot, este blog apresenta uma teoria do porquê dos pinos do barramento de dados (D0 a D7) do Z80 encontrarem-se embaralhados.
 |
| Fonte: Zilog Data Book |
Se olhar a figura acima, verifica-se que a pinagem do barramento de dados é perfeitamente ordenada de A0 a A15, porém do barramento de dados é embaralhado e ainda por cima, com a linha de alimentação de +5 V no meio.
A explicação, segundo Ken Shirriff, estaria no fato do barramento de dados estar dividido em nível de pastilha do Z80:
A explicação, segundo Ken Shirriff, estaria no fato do barramento de dados estar dividido em nível de pastilha do Z80:
 |
| Fonte: Ken Shirriff |
Esta divisão teria sido feito para aumentar o paralelismo na decodificação da instrução a ser executada, que estaria contida no barramento. Pessoalmente eu achava estranho a ordem dos pinos no Z80, mas como o mesmo ocorre com muitos dos circuitos integrados conhecidos, não pensava que houvesse uma explicação.
Pensei que pudesse ter relação com algum dos chips acessórios do Z80 (obsoletos), algo para reduzir a complexidade das trilhas entre eles, mas nesse caso o barramento de endereços estar ordenado não faria sentido...
ResponderExcluir